기말범위: 2장 제외
- 컴퓨터 구조의 개요와 디지털논리게이트
컴퓨터 시스템의 개념과 전체적인 구성요소들을 이해할 수 있다.
디지털논리회로의 개념과 기본 논리게이트들을 이해할 수 있다.
불대수와 불함수에 대해 이해할 수 있다.
불함수의 간소화 개념과 방법을 이해할 수 있다.
주요용어
컴퓨터 시스템 : 전자식 데이터 처리 시스템(EDPS: Electronic Data Processing System)
논리 게이트 : 디지털 논리회로를 구현하는 데 기본적으로 사용되는 요소
불대수(Boolean algebra) : 0 또는 1의 값을 갖는 논리변수와 논리연산을 다루는 대수
불함수 : 논리변수의 상호관계를 나타내기 위해 불변수, 불연산기호, 괄호 및 등호 등으로 나타내는 대수적 표현
진리표(truth table) : 논리변수에 할당한 0 과 1의 조합 리스트
- 디지털논리회로 및 컴퓨터 명령어
조합논리회로와 순서논리회로를 이해할 수 있다.기본 연산회로와 인코더/디코더, 멀티플렉서/디멀티플레서의 동작특성을 이해할 수 있다.
플립플롭의 개념과 레지스터, 카운터의 동작특성을 이해할 수 있다.컴퓨터 명령어의 구성 형태와 명령어 형식을 이해할 수 있다.
기본 연산회로 : 가, 감, 승, 제의 선술연산회로
인코더 : 부호화되지않은 입력을 받아서 부호화된 출력을 내보내는 부호화기
디코더 : 부호화된 입력을 받아서 부호화되지 않은 출력을 내보내는 복호화기
멀티플렉서 : 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력을 내보내는 조합논리회로
디멀티플렉서 : 멀티플렉서와 반대되는 동작을 수행하는 조합논리회로
플립플롭 : 한 비트의 2진 정보를 저장할 수 있는 장치레지스터 : 데이터를 일시 저장하거나 전송하는 장치
카운터 : 입력되는 클록 펄스의 적용에 따라 미리 정해진 순서를 밟아 가는 특수한 형태의 레지스터
컴퓨터 명령어 : 컴퓨터가 수행해야 하는 일을 나타내기 위한 비트들의 집합
- 컴퓨터 명령어
- 의미주소지정방식(implied mode)
- 기억장치스택
- ADD; TOS ← TOS +TOS-1
- 즉치 주소지정방식(immediate mode)
- 오퍼랜드 필드의 내용이 실제 사용될 데이터
- LDI 100,R1 ; R1←100
- 직접 주소지정방식(direct-addressing mode)
- LDA ADRS ; AC ← M[ADRS]
- 간접 주소지정방식(indirect-addressing mode)
- LDA [ADRS] ; AC←M[M[ADRS]]
- 레지스터 주소지정방식(register mode)
- 레지스터에 오퍼랜드가 들어있음(유효주소가 없음)
- LDA R1 ; AC←R1
- 레지스터 간접 주소지정방식(register-indirect mode)
- 레지스터가 실제 오퍼랜드가 저장된 기억장치의 주소 값을 갖고 있는 방식
- LDA (R1) ; AC ← M[R1]
- 상대 주소지정방식(relative addressing mode)
- LDA $ADRS ; AC←M[ADRS+PC]
- 유효주소=명령어주소부분의내용+ PC의내용
- 인덱스된 주소지정방식(indexed addressing mode)
- LDA ADRS(R1) ; AC←M[ADRS+R1]
- 유효주소 = 명령어 주소부분의 내용 + 인덱스 레지스터의 내용
1. 오퍼랜드의 수에 따른 명령어 형식을 이해할 수 있다.
2. 명령어의 주소지정방식을 이해할 수 있다.
3. 여러 종류의 컴퓨터 명령어를 이해할 수 있다.
2-주소 명령어 : 상업용 컴퓨터에서 가장 많이 사용되며 오퍼랜드의 수가 두 개인 명령어 형식
1-주소 명령어 : 오퍼랜드의 수가 하나인 명령어 형식
0-주소 명령어 : 스택구조를 이용한 명령어 형식으로서 주소필드를 사용하지 않는다.
주소지정방식 : 오퍼랜드를 실제로 참고하기 전에 명령어의 오퍼랜드를 변경하거나 해석하는 규칙을 지정하는 형식
데이터 전송명령어 : 2진 정보의 내용을 변화시키지 않고 한 장소에서 다른 장소로 단지 데이터를 전송하는 명령어
데이터 처리명령어 : 데이터에 대한 연산을 실행하고 컴퓨터에 계산능력을 제공하는 명령어
프로그램 제어 명령어 : 이전 계산결과에 따라서 프로그램 수행의 흐름을 제어하거나 다른 프로그램 세그먼트(segment)로 분기할 수 있는 능력을 제공하는 명령
주요용어
3-주소 명령어 : 오퍼랜드의 수가 세 개인 명령어 형식
ALU (Arithmetic Logic Unit) : 산술연산장치 , CU로부터 명령을 받아 cpu로 들어온 모든 데이터들을 산술연산, 논리연산한다.
(산술연산 : 덧셈과 같은 숫자 계산 , 논리연산 : 대수비교, 저장등)
ALU에는 연산을 담당하는 가산기, 보수기와 같은 요소들이 있다.
[출처] CPU 구조 : 산술논리연산장치(ALU) , CU , 레지스터|작성자 김지훈
- 처리장치1
- 1의 보수와 2의 보수 차이: https://ndb796.tistory.com/4
처리장치 : 데이터 처리를 위한 연산을 실행을 실행하는 장치
마이크로 연산 : 레지스터에 저장되어 있는 데이터에 대해 실행하는 기본적인 연산레지스터 전송
마이크로연산 : 한 레지스터에서 다른 레지스터로 2진 데이터를 전송 하는 연산
산술 마이크로연산 : 레지스터 내의 데이터에 대해서 실행되는 산술연산
논리 마이크로연산 : 레지스터 내의 데이터에 대한 비트를 조작하는 연산
시프트 마이크로연산 : 레지스터 내의 데이터를 시프트시키는 연산
내부버스 : 중앙처리장치 내부에서 정보를 전달할 수 있는 신호의 경로를 의미하며, 레지스터들 간의 데이터전송을 위한 공통선로의 집합
- 처리장치2
처리장치의 동작을 이해할 수 있다.
처리장치에서의 마이크로연산을 이해할 수 있다.
산술논리연산장치, 상태 레지스터, 시프터의 동작원리를 이해할 수 있다.
산술논리연산장치, 시프터에서 수행되는 연산을 이해할 수 있다.
제어단어의 개념을 이해하고 작성할 수 있다.
산술논리연산장치 : 기본적인 산술연산과 논리연산을 실행하는 조합논리회로
상태 레지스터 : 산술논리연산장치에서 산술연산을 수행한 후 연산결과의 상태를 저장
시프터 : 비트단위의 연산을 수행하기 위해 멀티플렉서을 이용하여 구성
제어단어 : 제어변수(선택신호)들의 묶음
선택신호 : 처리장치에서 수행되는 마이크로연산을 선택하는 신호로서 처리장치의 각 구성요소들을 제어
제어단어의 필드 : 제어단어를 구성하는 부분으로서, 출발 레지스터의 선택, ALU에서의 연산선택, 시프터에서의 동작선택, 결과가 저장될 도착 레지스터의 선택 등으로 구성
- 제어장치1
제어장치의 구성을 살펴봄으로써 제어과정을 이해할 수 있다.제어장치 구성요소들의 역할을 이해할 수 있다.제어장치의 구현방법과 장,단점을 이해할 수 있다.마이크로프로그램에 의한 제어장치의 구조를 통해 제어과정을 이해한다.
마이크로명령어 : 제어단어를 포함한 제어정보
마이크로프로그램 : 순차적인 마이크로명령어들의 집합
제어기억장치 : 모든 제어정보를 저장하고 있는 기억장치
제어주소레지스터 : 제어기억장치에 있는 마이크로명령어의 주소를 갖고 있는 레지스터
제어데이터레지스터 : 제어기억장치에서 읽어온 마이크로명령어를 저장하는 레지스터
다음주소생성기(순서기) : 다음에 수행될 마이크로명령어의 주소를 만들어 내는 조합논리회로
- 제어장치2
- 마이크로명령어 형식 마이크로프로그램의 개념 마이크로프로그램의 작성 하드웨어에 의한 제어
- 2의 보수 구하기: https://songios.tistory.com/12
- carry
- 양수=1
- 음수=0
- 중앙처리장치1
- 스크레치패드 메모리는 대용 컴퓨터에 사용됨
범용 레지스터 : CPU내에서 데이터를 임시적으로 저장하는 레지스터
특수 레지스터 : CPU내에서 특수한 용도로 사용되는 레지스터
프로그램카운터(PC) : 다음에 수행될 명령어의 주소를 보관하고 있는 레지스터
명령어 레지스터(IR) : 가장 최근에 인출된 명령어를 보관하고 있는 레지스터
누산기(AC) : 연산 결과를 임시적으로 보관하는 레지스터
기억장치 주소 레지스터(MAR) : 기억장치의 주소를 임시 보관하는 레지스터
기억장치 버퍼 레지스터(MBR) : 기억장치로 쓰여 지거나 읽혀질 데이터를 임시 보관하는 레지스터
스택 포인터(SP) : 스택영역의 번지를 지정해주는 레지스터
명령어 사이클 : 한 개의 명령어가 CPU에서 수행되는데 필요한 전체 수행 과정인출 사이클 : 기억장치에 기억되어 있는 명령어를 인출하는 과정
실행 사이클 : 인출된 명령어를 실행하는 과정간접 사이클 : 간접주소지정방식을 사용하는 명령어에서 오퍼랜드 부분의 유효 주소를 결정하는 데 사용되는 과정
인터럽트 사이클 : 실행 사이클이 끝난 직후에 인터럽트가 발생했는지를 검사하여, 발생하였다면 인터럽트 서비스 루틴(ISR : interrupt service routine)이 시작되도록 하는 과정
- 중앙처리장치2
명령어 파이프라이닝 : 컴퓨터에 있어서 파이프라인(pipeline)구조는 CPU의 처리속도를 향상시키기 위한 방법 중의 하나로서, CPU의 내부 하드웨어를 여러 단계로 나누어 처리하는 기술이다.
2 단계 명령어 파이프라인 : 명령어 수행 사이클을 명령어 인출 단계와 명령어 실행단계라는 두 개의 독립적인 파이프라인 모듈로 분리하여 수행하는 방법이다.
4 단계 명령어 파이프라인 : 명령어 수행 단계를 4단계, 즉 명령어 인출, 명령어 해독, 오퍼랜드인출, 실행 단계로 나누어 수행하는 방법이다.
6 단계 명령어 파이프라인 : 명령어 수행 단계를 6 단계, 즉 FI(Fetch Instruction)단계, DI(Decode Instruction)단계, CO(Calculate Operand)단계, FO(Fetch Operand)단계, EI(Execute Instruction)단계, WO(Write Operand) 단계로 나누어 수행하는 방법이다.
CISC(Complex Instruction Set Computer) : 복합 명령어를 포함하여 명령어와 주소지정방식의 수를 많이 사용하는 구조의 컴퓨터RISC(Reduced Instruction Set Computer) : 복합 명령어는 사용하지 않고, 극히 간단한 명령어와 최소한의 주소지정방식을 사용하는 구조의 켬퓨터
- 기억장치1
지역성의 원리 : 주어진 시간 동안에 일반적인 프로그램의 실행에서 발생하는 번지들은 기억장치내의 몇몇 한정된 영역만을 반복적으로 지정하며, 그 밖의 영역에 대한 접근은 상대적으로 드문 현상을 말한다.
시간적 지역성(temporal locality) : 어떤 내용이 한번 참조되면, 곧바로 다시 참조되기 쉬운 특성
공간적 지역성(spatial locality) : 어떤 내용이 참조되면, 그 내용에 가까운 곳에 있는 다른 내용들이 곧바로 참조되기 쉬운 특성
기억장치 계층(memory hierarchy) : 기억장치의 일반적인 구성은 가격과 성능을 절충한 여러 형태의 기억장치가 연결되어 있으며, 속도와 저장용량을 고려하여 여러 층으로 구성한 구조를 말한다.
복수모듈기억장치 : 기억장치모듈을 여러 개 가지고 있는 기억장치
연관기억장치 : 기억장치에 기억되어 있는 데이터의 내용을 이용하여 접근할 수 있는 기억장치
캐시기억장치 : 주기억장치보다 속도가 빠른 기억소자들로 구성되어 중앙처리장치와 주 기억장치간의 속도 차이를 줄여주기 위해 만든 기억장치
- 기억장치2
블록(block) : 주기억장치 내에 연속적으로 저장된 일정한 수의 단어
희생 블록(victim block) : 캐시에 미스 되었을 때 접근하려는 데이터를 캐시에 가져오기 위하여 한 블록을 기억시킬 수 있을 공간을 확보해야 되는데 이때 확보된 공간을 의미한다.
블록 교환(block replacement) : 캐시에서 희생블록을 원래 주 기억장치의 저장되어 있던 곳에 다시 저장하고, 캐시의 희생블록이 저장되어 있던 곳에는 접근하려는 데이터가 포함되어 있는 주기억장치 블록을 저장시키는 것을 의미
히트(hit) : 접근하고자 하는 단어가 캐시기억장치에 저장되어있는 경우
미스(miss) : 접근하고자 하는 단어가 캐시기억장치에 저장되어 있지 않은 경우
직접 사상 : 중앙처리장치 주소를 Index필드와 Tag필드로 나누고 캐시 기억장치에서 이 두 필드가 모두 같은 데이터를 가져오는 방식
연관 사상 : 주기억장치의 주소와 데이터를 쌍으로 함께 캐시 기억장치에 저장하는 방식집합-연관 사상 : 하나의 Index에 두 개 이상의 데이터를 저장시켜 집합을 만드는 방식
가상 주소(virtual address) : 가상기억장치 시스템에서 수행되는 프로그램의 명령어가 사용하는 주소
물리 주소(physical address) : 주기억장치에 접근하기 위해 실제 주기억장치에 적용하는 주소
페이지(page) : 가상주소공간과 주기억장치의 기억공간이 일정한 크기를 갖는 연속 된 공간으로 구분된 것
세그먼트(segment) : 가상주소공간과 주기억장치의 기억공간이 크기가 일정하지 않는 연속된 기억공간으로 구분된 것
페이징 방법 : 가상기억공간의 프로그램 블록과 실제 기억공간의 프로그램 블록의 크기를 페이지로 나누고, 이러한 페이지를 이용하는 주소변환방식
세그먼트 방법 : 프로그램의 논리적인 구조에 따라 페이지의 크기를 다양하게 나누 는 방법인 세그먼트기법을 이용하는 주소변환방식
순차접근 : 자료가 순차적으로 저장되기 때문에 원하는 자료에 접근하려면 처음에 들어있는 자료부터 순서적으로 데이터를 검색해나가는 방법
직접접근 : 파일내의 특정한 레코드를 검색할 때 처음부터 차례대로 접근하는 것이 아니라 직접 원하는 레코드에 접근할 수 있는 방법
SSD(Solid State Device) : 자기 디스크가 아닌 반도체 메모리를 내장한 보조기억장치로서, 하드 디스크보다 빠른 속도의 데이터 읽기, 쓰기가 가능RAID 시스템 : 크기가 작고, 저가인 여러 개의 하드 디스크들을 묶어 하나의 기억 장치처럼 사용하는 시스템
- 입출력 시스템1
입출력 시스템 : 입력장치와 출력장치로 구성되며, 주변장치(I/O peripherals)라고도 함
입출력장치 : 사용자와 컴퓨터 시스템과의 인터페이스입출력장치 제어기 : 입출력에 필요한 입출력 장치 고유의 기능만을 다루는 제어기
입출력 제어기 : 입출력장치의 공통적인 기능을 다루는 제어기입출력장치 인터페이스 : 입출력 포트(input output port)라고 부르기도 하며, 입출력 시스템의 기능 중에서 각 입출력장치의 고유한 특성에 관련되는 것을 포함하는 하드웨어 장치
- 입출력 시스템2
입출력 버스 : 입출력에만 이용되는 버스로서, 주기억장치 버스와 마찬가지로 데이터 버스, 주소 버스, 제어 버스의 세 가지로 구성되어 있다.독립 입출력 버스 : 기억장치 버스와 입출력 버스를 구분하여 사용하는 버스 형태주기억장치 입출력 공용 버스 : 기억장치 버스를 입출력 버스로도 사용하는 형태중앙 집중식 병렬 중재 : 한 버스에 하나의 중재기를 사용하는 방식으로, 모든 장치들은 독립된 버스 요청과 버스 허용 회선에 의하여 중재기에 연결하는 방식직렬 중재 혹은 데이지 체인 : 직렬 중재 방식으로서, 버스 중재기에 가까운 순으로 우선순위가 주어진다.폴링에 의한 중재 : 하나의 폴링회선이 버스 중재기에서 부터 각 장치들에 공통되게 연결되어 있는 형태스트로브 제어 : 비동기적 데이터 전송 방식의 하나로서 데이터 전송의 시간을 맞추기 위해 데이터 전송 회선 이외에 스트로브 신호를 보낼 수 있는 하나의 제어 회선을 더 갖는다.핸드셰이킹 제어 : 스트로브 신호 방식의 단점을 보완해 줄 수 있는 방식으로, 데이 터의 전송을 제어하는 두 개의 신호 선을 가지고 있다.
- 입출력 시스템3
중앙처리장치에 의한 제어 : 독립된 입출력 제어기가 없고, 중앙처리장치가 입출력 제어기의 역할을 하는 시스템이다.DMA(Direct Memory Access) 제어 : 중앙처리장치의 개입 없이 주기억장치에 직접 접근하여 입출력을 수행하는 제어 방식채널에 의한 제어 : 채널(channel)이라고 하는 일종의 입출력 프로세서(input output processor)를 이용하여 입출력 작업을 전담하도록 하는 방식
- 병렬처리 시스템
병렬처리(parallel processing) : 하나 이상의 연산을 동시에 수행함으로써, 연산 속도를 증가시키려는 처리방법
파이프라인 처리기(pipeline processor) : 프로그램 수행에 필요한 작업을 시간적으로 중첩하여 수행시키는 처리기
배열 처리기(array processor) : 한 컴퓨터 내에 여러 개의 처리 장치(processing element : PE)들을 배열 형태로 가지고 있는 처리기
다중 처리기(multiple processor) : 시스템 상의 여러 처리기들에게 여러 개의 독립적인 작업을 각각 배정하여 두 개 이상의 처리기를 동시에 수행할 수 있도록 기능을 갖춘 컴퓨터 시스템
데이터 흐름 컴퓨터(data flow computer) : 프로그램 내의 모든 명령어들을 그들의 수행에 필요한 피연산자들이 모두 준비되었을 때 프로그램에 나타나는 명령어의 순서에 무관하게 수행시키는 컴퓨터
VLSI 처리기(VLSI processor) : 병렬 알고리즘을 직접 하드웨어로 구현하는 처리기
구조상호 연결망(interconnection network) : 여러 개의 처리 요소를 가진 병렬처리시스템에서 처리 요소들과 기억장치들 사이를 연결하여 주는 네트워크
Share article
